嵌入式系統基礎內(nei)容掌握 掌握后(hou)更易入門
時間(jian)：2016-07-18 來(lai)源(yuan)：未知(zhi)
想成功的(de)蛻變成為一名專業的(de)嵌(qian)入式工程師(shi)，首先應該對嵌(qian)入式基本概念和(he)嵌(qian)入式系(xi)統包(bao)含的(de)基本內(nei)容有深刻認識和(he)了解(jie)，接下(xia)來就簡單來了解(jie)下(xia)相關內(nei)容的(de)介紹。
嵌(qian)入(ru)式系統是(shi)用于控(kong)制(zhi)、監視和輔助操作機器和設(she)備(bei)的裝置，通(tong)常來(lai)講(jiang)，嵌(qian)入(ru)式系統是(shi)一個控(kong)制(zhi)程序存儲(chu)在ROM中(zhong)的嵌(qian)入(ru)式處(chu)理器控(kong)制(zhi)板。
第一部分：嵌(qian)入式系(xi)統(tong)的組成(cheng)主要有硬(ying)件(jian)層(ceng)(ceng)、中(zhong)間(jian)層(ceng)(ceng)、系(xi)統(tong)軟件(jian)層(ceng)(ceng)和應用軟件(jian)四大部分。1.硬(ying)件(jian)層(ceng)(ceng)：嵌(qian)入式微處理器、存儲器、通(tong)用設備接(jie)(jie)(jie)口(kou)和I/O接(jie)(jie)(jie)口(kou)。2.中(zhong)間(jian)層(ceng)(ceng)也被稱之為是硬(ying)件(jian)抽(chou)象層(ceng)(ceng)HAL或者(zhe)是板級(ji)支持包BSP，它(ta)將系(xi)統(tong)上層(ceng)(ceng)軟件(jian)和底(di)(di)層(ceng)(ceng)硬(ying)件(jian)分離開(kai)，使得系(xi)統(tong)上層(ceng)(ceng)軟件(jian)開(kai)發(fa)人員(yuan)無需關系(xi)底(di)(di)層(ceng)(ceng)硬(ying)件(jian)的具體(ti)情況，根據BSP層(ceng)(ceng)提供的接(jie)(jie)(jie)口(kou)開(kai)發(fa)即可。3.系(xi)統(tong)軟件(jian)層(ceng)(ceng)：由RTOS、文件(jian)系(xi)統(tong)、GUI、網絡(luo)系(xi)統(tong)及通(tong)用組件(jian)模(mo)塊組成(cheng)。4.應用軟件(jian)是由基于系(xi)統(tong)開(kai)發(fa)的應用程序組成(cheng)的。
第二(er)部分(fen)：實時(shi)(shi)系(xi)統，通用(yong)(yong)系(xi)統一般追求的(de)是系(xi)統的(de)平(ping)均響應時(shi)(shi)間和用(yong)(yong)戶的(de)使用(yong)(yong)方(fang)便，而實時(shi)(shi)系(xi)統主要考(kao)慮是壞情況(kuang)下的(de)系(xi)統行(xing)為。實時(shi)(shi)系(xi)統的(de)任(ren)務(wu)約束(shu)主要包括時(shi)(shi)間、資源、執行(xing)順(shun)序和性(xing)能(neng)約束(shu)四部分(fen)。
第三部(bu)分：實(shi)時系(xi)統(tong)的(de)調(diao)度，主要包括搶占式調(diao)度、非(fei)搶占式調(diao)度、靜(jing)態表驅(qu)動策(ce)略、優先級(ji)驅(qu)動策(ce)略、實(shi)時任務分類和(he)實(shi)時系(xi)統(tong)的(de)通用結構模型這幾大(da)部(bu)分內容。
第四(si)部分：電(dian)(dian)平轉換電(dian)(dian)路，這一(yi)部分內容主要包(bao)括三方面(mian)內容，1.數字集成電(dian)(dian)路可以分為兩大類：雙極型集成電(dian)(dian)路和金屬氧化物半導體。2.CMOS電(dian)(dian)路由于其(qi)靜態功(gong)耗極低(di)，工作速(su)度較(jiao)(jiao)高，抗干擾性能力(li)較(jiao)(jiao)強，所以被廣泛(fan)使用。3.解決(jue)(jue)TTL與(yu)CMOS電(dian)(dian)路接(jie)口(kou)困難的(de)(de)(de)辦(ban)法就是在TTL電(dian)(dian)路輸入與(yu)電(dian)(dian)源之間(jian)接(jie)一(yi)上拉電(dian)(dian)阻R，上拉電(dian)(dian)阻R的(de)(de)(de)取值由TTL的(de)(de)(de)高電(dian)(dian)平輸出漏(lou)電(dian)(dian)流IOH來決(jue)(jue)定，不同系列的(de)(de)(de)TTL應選用不同的(de)(de)(de)R值。
