久久婷婷香蕉热狠狠综合,精品无码国产自产拍在线观看蜜,寡妇房东在做爰3,中文字幕日本人妻久久久免费,国产成人精品三上悠亚久久

FPGA(Field-Programmable Gate Array)，即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。那么，FPGA怎么學呢?這(zhe)里(li)整理分享一些學習FPGA的小建議，希望(wang)對大家有所幫助。

(1)深入了解FPGA

知己知彼，方能百戰百勝。既然要玩轉FPGA，那我們首先重要的當然是要了解FPGA是(shi)什(shen)么，知道FPGA內部的工(gong)作原(yuan)理是怎樣的。

FPGA(Field-Programmable Gate Array)，即現(xian)場可(ke)編(bian)(bian)(bian)程(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)門陣列。看到編(bian)(bian)(bian)程(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)兩個字碼農就笑了，不就是(shi)編(bian)(bian)(bian)程(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)嘛(ma)，那(nei)可(ke)是(shi)我們的(de)(de)(de)強項。且慢(man)，此編(bian)(bian)(bian)程(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)非彼編(bian)(bian)(bian)程(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)。一(yi)定要(yao)把FPGA的(de)(de)(de)編(bian)(bian)(bian)程(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)和(he)(he)(he)軟件編(bian)(bian)(bian)程(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)區(qu)分開來(lai)。軟件的(de)(de)(de)編(bian)(bian)(bian)程(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)，處理(li)器(qi)會逐(zhu)條的(de)(de)(de)把語言(yan)翻譯成(cheng)(cheng)(cheng)各種控制(zhi)信號，去控制(zhi)內部電(dian)路完成(cheng)(cheng)(cheng)一(yi)個個運算(suan)或操作(zuo)。那(nei)么(me)FPGA的(de)(de)(de)編(bian)(bian)(bian)程(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)是(shi)怎么(me)實(shi)現(xian)的(de)(de)(de)呢?無(wu)論Altera家還是(shi)Xlinix家的(de)(de)(de)FPGA，叫(jiao)法(fa)有(you)什么(me)差異，基本單元都(dou)相(xiang)似，都(dou)是(shi)由真(zhen)值(zhi)表和(he)(he)(he)D觸發(fa)器(qi)構成(cheng)(cheng)(cheng)。改(gai)(gai)變真(zhen)值(zhi)表的(de)(de)(de)值(zhi)就改(gai)(gai)變了邏輯功能(neng)，再(zai)通過(guo)和(he)(he)(he)D觸發(fa)器(qi)組合(he)來(lai)實(shi)現(xian)任何時序邏輯。所(suo)以我們對FPGA的(de)(de)(de)編(bian)(bian)(bian)程(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)，實(shi)際上就是(shi)去修改(gai)(gai)這些真(zhen)值(zhi)表和(he)(he)(he)連接關系，使他們組成(cheng)(cheng)(cheng)一(yi)張專門的(de)(de)(de)真(zhen)值(zhi)表，去實(shi)現(xian)特定的(de)(de)(de)功能(neng)。這和(he)(he)(he)軟件編(bian)(bian)(bian)程(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)一(yi)步步運行(xing)程(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)序有(you)本質(zhi)的(de)(de)(de)區(qu)別。要(yao)想玩轉(zhuan)FPGA，就必須理(li)解FPGA內部的(de)(de)(de)工(gong)作(zuo)原理(li)，學習(xi)如何利(li)用這些單元實(shi)現(xian)復雜的(de)(de)(de)邏輯設計。

(2)掌握FPGA的編程語言

在(zai)學(xue)習(xi)一門技術之(zhi)前我們往(wang)往(wang)從它(ta)的(de)(de)(de)編程(cheng)(cheng)語(yu)言(yan)(yan)開(kai)始，如同學(xue)習(xi)單片機(ji)一樣，我們從C語(yu)言(yan)(yan)開(kai)始入門，當(dang)掌(zhang)握了(le)C 語(yu)言(yan)(yan)之(zhi)后，開(kai)發(fa)單片機(ji)應(ying)用程(cheng)(cheng)序也就不是(shi)什(shen)么(me)難事(shi)了(le)。學(xue)習(xi)FPGA 也是(shi)如此，FPGA 的(de)(de)(de)編程(cheng)(cheng)語(yu)言(yan)(yan)有(you)兩種(zhong)：VHDL 和Verilog ，這兩種(zhong)語(yu)言(yan)(yan)都適合用于(yu)(yu)FPGA 的(de)(de)(de)編程(cheng)(cheng)，VHDL 是(shi)由美國(guo)(guo)軍方組(zu)織(zhi)開(kai)發(fa)的(de)(de)(de)，在(zai)1987年(nian)就成為了(le)IEEE 的(de)(de)(de)標準;而(er)Verilog 則是(shi)由一家明間企(qi)業的(de)(de)(de)私有(you)財(cai)產轉(zhuan)移(yi)過來(lai)的(de)(de)(de)，由于(yu)(yu)其(qi)優越(yue)性特(te)別突出，于(yu)(yu)是(shi)在(zai)1995年(nian)也成為了(le)IEEE 標準。VHDL 在(zai)歐洲的(de)(de)(de)應(ying)用較為廣(guang)泛，而(er)Verilog 在(zai)、美國(guo)(guo)、日本、臺灣(wan)等地應(ying)用較為廣(guang)泛，作(zuo)者比較推(tui)崇是(shi)Verilog ，因為它(ta)非常易于(yu)(yu)學(xue)習(xi)，很類似于(yu)(yu)C 語(yu)言(yan)(yan)，如果具有(you)C 語(yu)言(yan)(yan)基礎的(de)(de)(de)人，只需要(yao)花很少的(de)(de)(de)時間便能迅速掌(zhang)握Verilog ，而(er)VHDL 則較為抽(chou)象，學(xue)習(xi)的(de)(de)(de)時間較長。

作(zuo)為在(zai)(zai)校大(da)學(xue)生，學(xue)習Verilog 的好時期是(shi)(shi)在(zai)(zai)大(da)學(xue)二(er)年級開設《電子(zi)技(ji)術(shu)基礎(數(shu)(shu)(shu)字(zi)部(bu)分(fen))》時同(tong)步(bu)學(xue)習，不(bu)僅(jin)能夠理解(jie)數(shu)(shu)(shu)字(zi)電路實現(xian)(xian)的方式，更能通(tong)過FPGA 將數(shu)(shu)(shu)字(zi)電路得以實現(xian)(xian)。作(zuo)者發(fa)現(xian)(xian)華(hua)(hua)中(zhong)科技(ji)大(da)學(xue)康華(hua)(hua)光教授主編的《電子(zi)技(ji)術(shu)基礎(數(shu)(shu)(shu)字(zi)部(bu)分(fen))》非常好，可以說是(shi)(shi)一(yi)本(ben)與時俱進(jin)的教材，在(zai)(zai)本(ben)書的第二(er)章后一(yi)節專門介紹了Verilog 語言與FPGA ，并(bing)且在(zai)(zai)每一(yi)章的后一(yi)節都介紹了如何使用Verilog 建模實現(xian)(xian)相(xiang)關(guan)數(shu)(shu)(shu)字(zi)電路的內(nei)容，因此(ci)本(ben)書非常適合大(da)二(er)學(xue)習FPGA 的學(xue)生參考。本(ben)書是(shi)(shi)以《電子(zi)技(ji)術(shu)基礎(數(shu)(shu)(shu)字(zi)部(bu)分(fen))》為背景(jing)，并(bing)與該書同(tong)步(bu)配套學(xue)習FPGA ，并(bing)在(zai)(zai)它(ta)(ta)的基礎上作(zuo)了改進(jin)，源于它(ta)(ta)而(er)又高于它(ta)(ta)。

大(da)(da)三、大(da)(da)四的(de)學(xue)生還可(ke)以進一(yi)步強化學(xue)習(xi)Verilog ，建(jian)議以北(bei)京(jing)航天航空大(da)(da)學(xue)出(chu)版(ban)(ban)社(she)出(chu)版(ban)(ban)的(de)由夏宇(yu)聞教(jiao)授編寫的(de)《Verilog 數字系統(tong)設(she)計(ji)教(jiao)程(第二(er)版(ban)(ban))》作(zuo)為(wei)藍本，本書比較全(quan)面地(di)、詳細地(di)介紹了(le)Verilog 的(de)基本語法。如(ru)果是其(qi)他(ta)初學(xue)者，可(ke)以直接借助《Verilog 數字系統(tong)設(she)計(ji)教(jiao)程(第二(er)版(ban)(ban))》和本書即能全(quan)面掌握Verilog 的(de)語法，這是學(xue)習(xi)FPGA 的(de)第一(yi)步，也是必不(bu)可(ke)少的(de)一(yi)步。

(3)掌握FPGA設計的流程

了解了FPGA的結構(gou)和設計(ji)流(liu)程(cheng)才有可能知道怎么(me)去(qu)優化設計(ji)，提(ti)高速度，減少資源，不(bu)要(yao)急躁，不(bu)要(yao)去(qu)在為(wei)選(xuan)擇(ze)什么(me)語言(yan)和選(xuan)擇(ze)哪個(ge)(ge)公司的芯片上下(xia)功(gong)夫。語言(yan)只是一個(ge)(ge)表達的方(fang)式，重要(yao)的是你的思維(wei)，沒有一個(ge)(ge)好的指導(dao)思想(xiang)，語言(yan)用得(de)再(zai)好，不(bu)過是個(ge)(ge)懂語言(yan)的人。

(4)FPGA實驗尤為重要

學習FPGA除了(le)要(yao)學習編程(cheng)語言以外，更(geng)重要(yao)的是多實踐。很多時候光(guang)想是學不會的，有了(le)什(shen)么想法好還是通過實驗驗證一(yi)下，將(jiang)自己設計的程(cheng)序能夠在真(zhen)正的FPGA里(li)運行(xing)起(qi)來，這時我們需要(yao)選一(yi)塊(kuai)板子進行(xing)實驗，一(yi)般的板子基(ji)本上可以滿(man)足(zu)大家的需求，大家感興趣的不妨買(mai)一(yi)塊(kuai)做做實驗。

(5)不要鉆牛角尖

剛(gang)開始(shi)學(xue)習FPGA的(de)(de)(de)(de)時(shi)候(hou)，我們(men)沒有(you)必要(yao)(yao)去細究每一(yi)個細節(jie)。所(suo)有(you)的(de)(de)(de)(de)知(zhi)(zhi)識(shi)，當我們(men)需要(yao)(yao)它的(de)(de)(de)(de)時(shi)候(hou)，再去深入了解就(jiu)行(xing)。入門知(zhi)(zhi)識(shi)，只要(yao)(yao)掌握常用的(de)(de)(de)(de)，夠用就(jiu)行(xing)，這樣子才(cai)能很快就(jiu)上手做項目(mu)，積累出(chu)經(jing)(jing)驗(yan)，也讓(rang)(rang)自(zi)(zi)己積蓄起信(xin)心繼續前進。要(yao)(yao)是一(yi)開始(shi)就(jiu)對(dui)每一(yi)個問題、每一(yi)個知(zhi)(zhi)識(shi)點都咬住(zhu)不(bu)放，或者去鉆研一(yi)些不(bu)常用的(de)(de)(de)(de)、以現有(you)知(zhi)(zhi)識(shi)和經(jing)(jing)驗(yan)無法(fa)理解的(de)(de)(de)(de)知(zhi)(zhi)識(shi)，只會讓(rang)(rang)自(zi)(zi)己耗費大量(liang)的(de)(de)(de)(de)精力而進展緩(huan)慢，讓(rang)(rang)自(zi)(zi)己覺得學(xue)習FPGA太(tai)難(nan)，只會讓(rang)(rang)自(zi)(zi)己喪失(shi)信(xin)心!