基于FPGA的SOPC的幾(ji)個概念
時(shi)間：2018-09-20 來源：未知
1、SOC(System On Chip)
a)：片上系(xi)(xi)統(tong)，單(dan)片上集(ji)成(cheng)系(xi)(xi)統(tong)級、多元化的(de)(de)大(da)功能模(mo)塊，構成(cheng)一個(ge)能夠處理(li)各種信息的(de)(de)集(ji)成(cheng)系(xi)(xi)統(tong) b)：集(ji)成(cheng)了許多功能模(mo)塊的(de)(de)微處理(li)器核的(de)(de)單(dan)芯(xin)片電路系(xi)(xi)統(tong)。
c)：可以大(da)大(da)縮小系(xi)統所占的面積，提(ti)高(gao)系(xi)統的性(xing)能和健壯性(xing)。
d)：已(yi)嵌入式(shi)系統為核心，集軟硬于一體，并追求高(gao)的集成度(du)，是電子系統設計發展的必(bi)然趨勢和終目(mu)標。
e)：由硬件和軟件協同(tong)完成(cheng)
2、SOPC（System On a Programmable Chip）
a)：片上(shang)可編程(cheng)系統(tong)，是Altera公司提出(chu)來的一(yi)種(zhong)靈活的，高效的SOC解決(jue)方(fang)案，它(ta)將處(chu)理器、存(cun)儲(chu)器（ROM、RAM等）、總線和總線控制器、IO口(kou)、DSP、鎖相環等集(ji)成到一(yi)片FPGA中。它(ta)具(ju)有靈活的設計方(fang)式，可裁剪，可擴充，可升級，并具(ju)備(bei)軟硬件在系統(tong)可編程(cheng)功能。
3、IP核 (Intellectual Property核)
a)：IP即知(zhi)識產權，SOC和SOPC在設(she)計(ji)(ji)(ji)上都是以集成(cheng)電路(lu)(lu)IP核為基礎(chu)，集成(cheng)電路(lu)(lu)IP經(jing)過預先(xian)設(she)計(ji)(ji)(ji)、驗證，符合產業(ye)界普遍(bian)認同的設(she)計(ji)(ji)(ji)規范和設(she)計(ji)(ji)(ji)標準，并具(ju)有相對獨立并可以重(zhong)復利用(yong)的電路(lu)(lu)模(mo)塊(kuai)或子系統，如CPU、運算(suan)器等
b)：集成電路(lu)IP模(mo)塊(kuai)具有知(zhi)識含量高(gao)、占用芯片面(mian)積小、運行速度快、功(gong)耗低、可重用性等特點 c)：美國Dataquest公司(si)將半導體產業(ye)的(de)IP定義為(wei)用于(yu)ASIC、ASSP和PLD等當中，并且是預(yu)先(xian)設計好的(de)電路(lu)模(mo)塊(kuai)
d)：IP核(he)模塊有行為(wei)級（Behavior）、結(jie)構級（Structure）和物(wu)理級（Physical），對應描述功能(neng)的不(bu)同分(fen)為(wei)三類：
i.：軟核（Soft IP Core）：HDL文本形式提交用戶，經過RTL級設計優化(hua)和功能驗證，但其中不含具體(ti)的物理(li)信息；也稱(cheng)虛擬組件（Virtual Compont，VC）
ii.：固核（Fire IP Core ）；介于軟核和(he)硬(ying)核之間，完成門(men)級電(dian)路綜合和(he)時序仿真等(deng)設計環節，以門(men)級網表的形式提交(jiao)給(gei)用(yong)戶
iii.：硬核(he)（Hard IP Core ）；基于半導(dao)體(ti)工(gong)藝(yi)(yi)的(de)物理設計，已有(you)固定的(de)拓(tuo)撲布局和具(ju)體(ti)工(gong)藝(yi)(yi)，并(bing)已經過工(gong)藝(yi)(yi)驗證，具(ju)有(you)可保證的(de)性能
