高速NOR閃存在FPGA配置中的應用
時間：2020-05-07 來源：未知
NOR閃存廣泛用作FPGA的配置設備。在工業，通信和汽車ADAS應用中，FPGA的使用取決于NOR Flash的低延遲和高數據吞吐量特性。快速啟動時間要求的一個很好的例子是汽車環境中的攝像頭系統。點火時后視圖像出現在儀表板顯示屏上的速度是一階設計挑戰。
上電后，FPGA會立即加載已存儲在NOR器件中的配置位流。傳輸完成后，FPGA轉換為活動（已配置）狀態。FPGA包含許多配置接口選項，這些選項通常包括并行NOR總線和串行外圍設備接口（SPI）總線。支持這些總線的存儲器在不同制造商提供的產品之間始終存在很小的不兼容性，這使得存儲設備的多來源采購更加困難。
最新發布的JEDEC xSPI規范是由所有主要的NOR閃存制造商共同開發的。新標準終止了數十年的NOR Flash制造商獨立開發產品而未遵循通用定義的情況。盡管仍然存在微小差異，但所有制造商提供的JEDEC xSPI核心功能現在都相同。JEDEC xSPI規范對總線事務，命令和廣泛的內部功能進行了標準化。結合高吞吐量，這些下一代閃存可實現全新的應用程序和功能。例如，賽普拉斯的Semper NOR閃存系列符合JEDEC xSPI規范，并提供400MB / s的持續讀取傳輸速率，非常適合用作FPGA配置存儲器。為了說明這一點，
FPGA配置的歷史
FPGA首次面世時，選擇的配置存儲器是并行EPROM或并行EEPROM產品。隨著時間的流逝，NOR Flash技術出現了，并因其系統內可重新編程性和成本效益而被廣泛采用。第二個演進過渡是，SPI存儲器接口在大多數應用中已經取代了并行NOR接口。當今的SPI存儲器產品提供了高密度，小封裝，高讀取吞吐量以及（最重要的是）高效的低引腳數接口。
圖1 –千兆四通道SPI（6引腳）和并行NOR（45引腳）接口
圖1顯示了一個1 Gb SPI設備與一個1 Gb Parallel NOR產品的引腳排列。對于一個千兆位內存，四路串行外設接口（QSPI）器件具有一個六針接口，而并行NOR器件則需要45針。引腳數的巨大差異導致QSPI器件被廣泛用作首選配置接口。QSPI接口允許更改密度，而無需更改設備尺寸。
FPGA配置速度
隨著過程節點的縮小，FPGA器件繼續增加了可用的可編程邏輯數量。反過來，這導致需要更高密度和更快的配置內存。現代FPGA在配置期間需要加載多達128MB的數據。這些高密度配置位流需要更長的時間才能從NOR閃存設備傳輸到FPGA。配置接口不僅針對讀取吞吐量進行了優化，而且還專注于促進不同NOR閃存制造商之間的互操作性。
SPI讀取吞吐量
從最初以x1模式運行的原始SPI接口一直到運行x4 DDR的現代QSPI產品，SPI讀取吞吐量在過去幾年中已得到顯著提高。從表1可以看出，下一代閃存設備能夠進一步提高SPI總線性能。
表1 –閃存設備的SPI讀取吞吐量選項。
現代SPI器件具有針對固定總線寬度和傳輸類型進行永久配置的功能，該功能可在上電后立即運行。FPGA還必須支持該永久配置，以使配置過程在加電后立即開始。
另外，SPI存儲器可以以x1模式退出加電模式，該模式允許主機系統（FPGA）查詢存儲器中串行閃存可發現參數（SFDP）表中的特征。這種x1模式已成為多家存儲器供應商支持的標準功能，并允許FPGA檢索有關器件功能的關鍵信息。檢索到器件特征后，即可快速重新配置FPGA存儲控制器和SPI存儲器件，以實現最佳讀取性能。
圖2 –串行閃存可發現參數（SFDP）表用于在開機時配置SPI總線功能。
當使用可以以x1，x4或x8總線寬度以及SDR或DDR傳輸類型運行的下一代閃存設備時，使用集成的SFDP表檢索關鍵設備信息至關重要。選擇哪種總線寬度和傳輸類型必須與FPGA上實現的總線接口基礎結構保持一致。
雙QSPI配置接口
為了減少FPGA配置時間，許多現代FPGA允許在兩個QSPI器件之間分配配置位流（圖3）。這兩個QSPI設備以并行方式連接，其中位流的低半字節存儲在“主” QSPI設備（QSPI_P）中，位流的高半字節存儲在“輔助” QSPI設備（QSPI_S）中。這兩個設備在加載位流時并行運行，從而有效地使讀取數據傳輸速率加倍。
請注意，除了共享的SCK線外，該接口在兩個設備上都基本獨立。當以并行（即，同時）方式讀取設備時，共享SCK線可實現以最大程度減少時序偏斜。使用相同的目標地址執行相同的操作時，可以一次訪問一個設備，也可以同時訪問兩個設備。
圖3 –雙QSPI配置接口（11引腳）允許在兩個QSPI器件之間分配配置位流，以有效地使讀取數據傳輸速率加倍。
當大型FPGA器件需要以最快的方式傳輸大型配置（即高密度）配置位流時，這種11引腳雙QSPI配置很有吸引力。
閃存配置
下一代閃存以x1（主要用于SFDP訪問），x4或x8 IO總線寬度運行。數據可以SDR或DDR格式傳輸，并且通過使用新的Data Strobe信號可以促進高速傳輸。例如，賽普拉斯的Semper NOR閃存器件的八進制配置使用11針接口（見圖4）。
圖4 –可以通過低引腳數接口使用x1，x4或x8 IO總線寬度以SDR或DDR格式傳輸數據。此處顯示的是賽普拉斯使用11引腳接口的Semper NOR閃存的八進制配置。
必須將新的Data Strobe集成到FPGA配置接口中，以利用下一代Flash器件的高吞吐量讀取功能。數據選通脈沖與輸出讀取數據沿邊緣對齊，其方式與在低功耗DDR DRAM器件上使用選通脈沖的方式相同（圖5）。數據選通“畫畫”了數據眼，并允許FPGA以高時鐘速率有效捕獲數據。
圖5 –數據選通脈沖與輸出讀取數據邊緣對齊的x8 DDR讀取事務，使FPGA能夠以高時鐘速率有效捕獲數據。
非常適合FPGA配置的一項閃存功能是支持連續讀取操作。連續讀取從主機（MCU或FPGA）聲明CS＃開始，然后發出讀取命令，然后發出目標地址。經過多個延遲周期。存儲設備從目標地址輸出數據。如果主機繼續切換時鐘，則存儲器將通過從下一個順序地址輸出數據進行響應。只要時鐘繼續切換，存儲器將繼續從順序地址輸出數據。此順序讀取功能可以使FPGA配置為具有單個讀取事務。
有助于FPGA配置的另一個功能是AutoBoot功能。AutoBoot在上電復位期間從預配置的目標地址執行自動讀取，然后在第一次聲明CS＃時立即輸出數據（圖6）。此功能對于需要簡單配置機制的ASIC設備也很有用。CS＃取消置位后，內存將返回其待機狀態，并以正常方式處理后續操作。
圖6 –運行中的自動引導讀取功能（具有3個預熱周期）。
NOR閃存設備的寫事務（見圖7）與標準SPI操作實際上相同，但有兩個例外。首先，必須在整個事務期間將新的數據選通信號驅動為低電平。其次，當配置為DDR操作時，數據將被寫入字（16b），而不是傳統SPI產品上的字節寫入編程粒度。
圖7 – NOR閃存的寫事務要求在整個事務期間將數據選通信號驅動為LOW，并且在配置為DDR操作時將數據寫為16位字。
下一代NOR閃存設備可提供滿足大規模基于FPGA的應用所增加的密度和即時啟動要求所需的高吞吐量。所有主要的NOR Flash制造商都參與了JEDEC xSPI規范的開發，從而確保了OEM的廣泛采購選擇。JEDEC xSPI規范涵蓋了上述的八進制SPI接口以及HyperBus接口，兩者均提供400MB / s的讀取吞吐量。已實現的讀取吞吐量大大高于傳統的SPI產品。為了利用高速基礎架構，需要對FPGA SPI控制器進行修改。需要考慮的新功能包括DDR數據速率，用于數據捕獲的新Data Strobe引腳以及擴展的x8總線接口。此外，某些NOR閃存設備，例如賽普拉斯的Semper NOR系列，當實現了雙重QSPI配置架構時，就可以消除其中一種QSPI器件。在需要快速FPGA配置時間的情況下，以及對于執行實時重新配置的FPGA應用，下一代閃存所提供的性能將具有吸引力。
