 |
|
FPGA技術的發展歷史和動向 |
|
|
本文關鍵字：fpga技術，fpga發展， fpga培訓，FPGA應用開發入門與典型實例 一、FPGA技術的發展歷史 縱(zong)觀數字(zi)集成電路的發展歷史，經歷了從(cong)電子(zi)管(guan)、晶體管(guan)、小(xiao)規(gui)模(mo)集成電路到(dao)大(da)規(gui)模(mo)以及超大(da)規(gui)模(mo)集成電路等不同(tong)的階段。發展到(dao)現(xian)在，主要有3類(lei)電子(zi)器件(jian)：存儲器、處理器和邏(luo)輯器件(jian)。 存儲器(qi)保(bao)存隨機信(xin)息（電(dian)子數(shu)據表或(huo)數(shu)據庫的內容）；處理器(qi)執行(xing)軟件(jian)(jian)指(zhi)令，以(yi)便完(wan)成各種任務(wu)（運行(xing)數(shu)據處理程(cheng)序或(huo)視頻游戲）；而(er)邏輯器(qi)件(jian)(jian)可以(yi)提供特殊功能（器(qi)件(jian)(jian)之間(jian)的通信(xin)和系統必(bi)須執行(xing)的其(qi)他所有功能）。 邏輯器件分成兩類： 其中，固(gu)定的(de)(de)(de)(de)或定制的(de)(de)(de)(de)邏(luo)輯器件通(tong)常稱為專用芯(xin)片(pian)（ASIC）。ASIC是為了(le)滿足特(te)定的(de)(de)(de)(de)用途(tu)而設計的(de)(de)(de)(de)芯(xin)片(pian)，例如MP3解碼(ma)芯(xin)片(pian)等(deng)。其優(you)點是通(tong)過固(gu)化(hua)的(de)(de)(de)(de)邏(luo)輯功能和大規模(mo)的(de)(de)(de)(de)工業化(hua)生產(chan)，降低了(le)芯(xin)片(pian)的(de)(de)(de)(de)成本，同時提(ti)高了(le)產(chan)品的(de)(de)(de)(de)可靠(kao)性。隨著集成度(du)的(de)(de)(de)(de)提(ti)高，ASIC的(de)(de)(de)(de)物理(li)尺寸也在不斷(duan)的(de)(de)(de)(de)縮小。 但是(shi)，ASIC設計的周期很長，而且投資大，風(feng)險高。一旦設計結束后，功能就固化了，以后的升(sheng)級改版困(kun)難比較(jiao)大。電子產品的市場(chang)(chang)正(zheng)在逐(zhu)漸(jian)細分，為了滿足(zu)快(kuai)速產品開發，產生了現場(chang)(chang)可編程邏輯器件（FPGA）。 自1984年Xilinx公司推出了第一片(pian)現(xian)場可編(bian)程(cheng)邏輯器件（FPGA）至今，FPGA已經歷(li)了20幾年的快速發(fa)展(zhan)(zhan)歷(li)程(cheng)。特(te)別是近幾年來，更是發(fa)展(zhan)(zhan)迅(xun)速。FPGA的邏輯規(gui)模(mo)已經從初的1000個可用(yong)門發(fa)展(zhan)(zhan)到現(xian)在的1000萬(wan)個可用(yong)門。 FPGA技術之所以(yi)具有(you)巨大(da)的市場吸引力，其根(gen)本原因在于：FPGA不(bu)僅可以(yi)解決電子系統(tong)小(xiao)型化、低功耗、高(gao)可靠性等問題，而且其開發周期短(duan)、投入少，芯片價格(ge)不(bu)斷下降。FPGA正在越(yue)來越(yue)多地取(qu)代傳統(tong)上(shang)ASIC，特別是在小(xiao)批量、個性化的產品市場方面(mian)。 二、FPGA技術的發展動向 隨著芯片設計工藝水平的不斷(duan)提(ti)高，FPGA技術呈現出了以(yi)下(xia)4個(ge)主要的發展動向。 1．基于FPGA的嵌入式系統（SoPC）技術正在成熟 System on Chip（SoC）技術在芯片設計領(ling)域被越來(lai)越廣泛地(di)采用，而SoPC技術是(shi)SoC技術在可編程(cheng)器件領(ling)域的(de)應(ying)用。這種技術的(de)核心是(shi)在FPGA芯片內部構(gou)建(jian)處理器。Xilinx公司主要提(ti)供基于Power PC的(de)硬核解(jie)(jie)決方(fang)案，而Altera提(ti)供的(de)是(shi)基于NIOSII的(de)軟核解(jie)(jie)決方(fang)案。 Altera公司為(wei)NIOSII軟(ruan)核處(chu)理器提供了完整的軟(ruan)硬件解決方案，可(ke)以讓(rang)客戶短時間完成(cheng)SoPC系(xi)統的構建和調試工作。 如圖(tu)1所示，是(shi)Altera Stratix III FPGA基于NIOS II解決方案的(de)內部結構圖(tu)。
2．FPGA芯片向高性能、高密度、低壓和低功耗的方向發展 隨著(zhu)芯片生產(chan)工藝不(bu)斷提高，FPGA芯片的(de)性能和密度(du)都在(zai)(zai)不(bu)斷提高。早期的(de)FPGA主要是完成(cheng)接口邏輯設計，比如AD/DA和DSP的(de)粘合邏輯。現(xian)在(zai)(zai)的(de)FPGA正在(zai)(zai)成(cheng)為(wei)電(dian)路的(de)核心部件，完成(cheng)關鍵功能。 ; 在高(gao)(gao)性能(neng)計算和(he)高(gao)(gao)吞吐量I/O應(ying)用方面(mian)，FPGA已(yi)經取代了專用的DSP芯(xin)片，成為佳的實現方案。因此，高(gao)(gao)性能(neng)和(he)高(gao)(gao)密度也(ye)成為衡(heng)量FPGA芯(xin)片廠(chang)家(jia)設計能(neng)力(li)的重要指標。 隨著(zhu)FPGA性能和密度的提高，功耗(hao)也(ye)逐漸成為了FPGA應(ying)用(yong)的瓶頸。雖然(ran)FPGA比DSP等處理器的功耗(hao)低(di)(di)，但是要明顯(xian)高于專用(yong)芯片（ASIC）的功耗(hao)。FPGA的廠家(jia)也(ye)在采用(yong)各種(zhong)新工藝(yi)和技術來降低(di)(di)FPGA的功耗(hao)，并且已經取得了明顯(xian)的效果。 例如，Altera公(gong)司的StratixIII系列(lie)FPGA的功(gong)耗比上一(yi)代(dai)產(chan)品StratixII系列(lie)降低了50%以上。 3．基于IP庫的設計方法 未來(lai)的(de)FPGA芯(xin)片密度不(bu)斷提高(gao)，傳統的(de)基于(yu)HDL的(de)代碼設計方法很難滿足(zu)超大規模FPGA的(de)設計需(xu)要。隨著專業(ye)的(de)IP庫設計公司(si)不(bu)斷增多，商(shang)業(ye)化的(de)IP庫種類會(hui)越(yue)來(lai)越(yue)全面，支持的(de)FPGA器件(jian)也會(hui)越(yue)來(lai)廣泛(fan)。 作(zuo)為FPGA的(de)(de)設計者，主要的(de)(de)工作(zuo)是找到(dao)適合項(xiang)目需要的(de)(de)IP庫資源，然后將這些IP整合起來，完成頂層(ceng)模塊設計。由于(yu)商(shang)業的(de)(de)IP庫都是通過驗(yan)證(zheng)的(de)(de)，因此整個項(xiang)目的(de)(de)仿真(zhen)和驗(yan)證(zheng)工作(zuo)主要就是驗(yan)證(zheng)IP庫的(de)(de)接口邏輯設計的(de)(de)正確性。 目前，由于(yu)的(de)(de)知識產(chan)權(quan)保護的(de)(de)相關法律法規還不盡(jin)完善，基于(yu)IP庫的(de)(de)設計(ji)方法還沒有(you)得到廣泛應用。但(dan)是隨著FPGA密(mi)度(du)不斷提高和(he)IP庫的(de)(de)價格逐漸趨于(yu)合理化，這種(zhong)設計(ji)方法將會成為主(zhu)流的(de)(de)FPGA設計(ji)技術。 4．FPGA的動態可重構技術 FPGA動態重構技術主要是(shi)指對(dui)(dui)于特定結構的(de)(de)FPGA芯片，在一定的(de)(de)控制邏(luo)輯(ji)的(de)(de)驅(qu)動下，對(dui)(dui)芯片的(de)(de)全部(bu)或部(bu)分(fen)邏(luo)輯(ji)資(zi)源實(shi)現(xian)高速的(de)(de)功能(neng)變換，從而實(shi)現(xian)硬件(jian)的(de)(de)時(shi)分(fen)復用(yong)，節省邏(luo)輯(ji)資(zi)源。 由于(yu)密度(du)不(bu)斷提(ti)(ti)高，FPGA能實(shi)現(xian)的(de)(de)(de)(de)功能也越(yue)來越(yue)復雜。FPGA全部(bu)(bu)邏輯配(pei)(pei)置一次(ci)的(de)(de)(de)(de)需(xu)要的(de)(de)(de)(de)時間也變長了，降(jiang)低了系統(tong)的(de)(de)(de)(de)實(shi)時性。局部(bu)(bu)邏輯的(de)(de)(de)(de)配(pei)(pei)置功能可以實(shi)現(xian)“按需(xu)動態重構(gou)”，大大提(ti)(ti)高了配(pei)(pei)置的(de)(de)(de)(de)效(xiao)率。 動態可重構(gou)的FPGA可以在系(xi)統運行中對電(dian)路功能進行動態配置，實現硬(ying)件(jian)的時分復用，節省了(le)資(zi)源，主要適(shi)用于以下兩(liang)個系(xi)統設(she)計。 ① 新通信系統。 ② 重構計算機： 本文選自華清遠見FPGA培訓教材《FPGA應用開發入門與典型實例》 熱(re)點鏈接(jie)：
1、FPGA培訓：如何學習FPGA？ |
