 |
|
FPGA硬件系統設計實用技巧 |
|
|
FPGA的硬件設計不同于DSP和ARM系統，比較靈活和自由，只要設計好專用管腳的電路，通用I/O的連接可以自己定義。華清遠見fpga培訓就來(lai)給(gei)大(da)家介紹一(yi)些FPGA電路設計中會用到的特殊技巧做參考(kao)。 1、管腳兼容性設計 前(qian)面的內容(rong)提到過，FPGA在芯片選(xuan)項(xiang)的時候要盡量(liang)選(xuan)擇(ze)兼容(rong)性好的封裝。那么，在硬件電路設計時，就要考慮如何(he)兼容(rong)多種芯片的問(wen)題。 ; 例如，紅色颶風II代－Altera的開發板就是兼容了EP1C6Q240和EP1C12Q240兩個(ge)型號的FPGA。這(zhe)(zhe)兩個(ge)芯片有(you)12個(ge)I/O管腳定義(yi)是不(bu)同的。在EP1C6Q240芯片上，這(zhe)(zhe)12個(ge)I/O是通用I/O管腳，而在EP1C12Q240芯片上，它們是電源(yuan)和地信號。 為(wei)了能保證兩個芯(xin)片(pian)在相同(tong)的(de)電路板上都能工作(zuo)，我們(men)就必須按照(zhao)EP1C12Q240的(de)要求來把對應管(guan)腳連接到電源和(he)地平面。因為(wei)，通(tong)用(yong)的(de)I/O可以連接到電源或(huo)(huo)者地信號，但是(shi)電源或(huo)(huo)者地信號卻不(bu)能作(zuo)為(wei)通(tong)用(yong)I/O。 在相同封裝(zhuang)、兼容(rong)多個型號FPGA的設(she)(she)計中，一般的原則(ze)就是按照通(tong)用(yong)I/O數量少的芯片來(lai)設(she)(she)計電路(lu)。 2、根據電路布局來分配管腳功能 FPGA的通用(yong)I/O功能定義(yi)可以根(gen)據需要來指(zhi)定。在電路圖設計的流程中，如果能夠根(gen)據PCB的布局(ju)來對(dui)應的調整原(yuan)理圖中FPGA的管(guan)腳定義(yi)，就可以讓后期的布線工作更順(shun)利。 例如，如圖2.1所(suo)示，SDRAM芯片(pian)在FPGA的左側(ce)。在FPGA的管腳分配的時候，應該把與(yu)SDRAM相關(guan)的信號安排(pai)在FPGA的左側(ce)管腳上。這樣(yang)，可(ke)以保證SDRAM信號的布線距離(li)短，實現佳的信號完整性。 3、預留測試點 目前FPGA提供的I/O數量越來越多，除了能夠滿足設計需要的I/O外(wai)，還(huan)有一些剩余I/O沒有定義。這(zhe)些I/O可以作(zuo)為預留(liu)的測試點來使用。 例如，在測(ce)試與FPGA相(xiang)連的SDRAM工作(zuo)時(shi)序(xu)狀態(tai)的時(shi)候，直接用示波器測(ce)量SDRAM相(xiang)關(guan)管腳會(hui)很(hen)困難。而且SDRAM工作(zuo)頻率(lv)較高，直接測(ce)量會(hui)引入額外(wai)的阻抗，影響SDRAM的正常(chang)工作(zuo)。 如果FPGA有預留的(de)測(ce)試(shi)點(dian)，那么(me)可(ke)以將要(yao)測(ce)試(shi)的(de)信(xin)號從FPGA內部指定到這(zhe)些預留的(de)測(ce)試(shi)點(dian)上。這(zhe)樣既(ji)能測(ce)試(shi)到這(zhe)些信(xin)號的(de)波(bo)形，又(you)不(bu)會影響SDRAM的(de)工作。 如果電路測試過程中發現需要飛線才能解(jie)決問題(ti)，那(nei)么(me)這(zhe)些預留的(de)測試點還可以作為飛線的(de)過渡(du)點。 華清遠見FPGA視頻教程免費下載 熱點鏈接：
1、嵌入式Android系統移植 |