3D立體堆疊助力FPGA制霸市場
來源：21IC電子網
從28納米到3D堆疊，FPGA身(shen)價突然翻漲，不再是過去(qu)那個扮(ban)演配角的(de)被支(zhi)配角色，反而由于其功(gong)能大躍進(jin)、重要性大增，目前在許多應用中(zhong)，已經逐(zhu)漸成(cheng)(cheng)為支(zhi)配系(xi)統運(yun)作的(de)主角。而現(xian)階段FPGA的(de)三大發展方(fang)向：28納米、3D堆疊，以及SoC系(xi)統化，也成(cheng)(cheng)為FPGA制霸市場的(de)決勝關鍵。
FPGA從配角變主角
FPGA市場對于28納(na)(na)米(mi)(mi)的(de)爭霸(ba)，已(yi)經從幾(ji)年前的(de)藍圖布局，到產品試(shi)制(zhi)，到目前已(yi)正式量產，也(ye)宣告FPGA真(zhen)正走入了28納(na)(na)米(mi)(mi)制(zhi)程的(de)新(xin)階段。主(zhu)要廠(chang)商包括Altera、Xilinx、Lattice等，紛(fen)紛(fen)端(duan)出28納(na)(na)米(mi)(mi)FPGA大餐喂飽市場那張饑渴(ke)的(de)大嘴。28納(na)(na)米(mi)(mi)與(yu)(yu)FPGA劃上等號(hao)，只要擁有28納(na)(na)米(mi)(mi)產品，就象征了該廠(chang)家所擁有的(de)技術(shu)實力與(yu)(yu)研(yan)發創新(xin)，而端(duan)不出這道菜，似乎在市場競爭中，就少了能抓住客戶胃(wei)口，以(yi)及能與(yu)(yu)對手抗衡的(de)利(li)器。
先來看(kan)看(kan)28納(na)米(mi)制(zhi)程(cheng)(cheng)的(de)FPGA到底(di)好在(zai)哪里里，重要(yao)性又是什么。FPGA走入(ru)28納(na)米(mi)制(zhi)程(cheng)(cheng)之后，不僅功(gong)能與整合度能超(chao)越傳統FPGA，重要(yao)的(de)是，產品性價比也進(jin)一步(bu)逼近ASSP與ASIC。這意義在(zai)于，過(guo)去FPGA在(zai)系(xi)統中的(de)定(ding)位，主要(yao)是協(xie)助ASIC、ASSP等核心(xin)處理(li)器來處理(li)數據、提供I/O擴充等功(gong)能，其定(ding)位是『配角(jiao)』;但走入(ru)28納(na)米(mi)制(zhi)程(cheng)(cheng)之后，FPGA可突破以(yi)往(wang)功(gong)耗(hao)過(guo)高(gao)的(de)問題，成為高(gao)性能、低功(gong)耗(hao)以(yi)及小尺(chi)寸(cun)的(de)代(dai)名詞
再加上FPGA業者不(bu)斷提(ti)升IP及開發工(gong)具的(de)支持(chi)能力，使FPGA在(zai)系(xi)統中的(de)角(jiao)色越(yue)來越(yue)重要，近年來更直接從配角(jiao)，升等為(wei)(wei)『主角(jiao)』，例(li)如近來時常(chang)聽到的(de)SoC FPGA就(jiu)是一(yi)個(ge)例(li)子，FPGA就(jiu)是完整系(xi)統，這(zhe)也讓(rang)FPGA將取代ASIC與ASSP成為(wei)(wei)一(yi)個(ge)熱門話(hua)題，并持(chi)續在(zai)市場上發酵。
事實上，由于電路結構較為(wei)單純，FPGA一直(zhi)都(dou)是率先(xian)采用(yong)先(xian)進制程的(de)半導體(ti)元(yuan)件(jian)，這也(ye)就是FPGA一直(zhi)能(neng)有制程技術突破的(de)主因(yin)。而采用(yong)更新的(de)制程技術，也(ye)讓FPGA的(de)功(gong)能(neng)不(bu)斷強化。回顧FPGA從1990年(nian)代取代膠合邏輯(Glue Logic)元(yuan)件(jian)、2000年(nian)代試圖取代ASIC、DSP等元(yuan)件(jian)，到現在2010年(nian)代，正式(shi)跨(kua)入(ru)28納米世代，其高(gao)度(du)整合性讓FPGA一舉跨(kua)越既(ji)有的(de)微(wei)處(chu)理器(qi)市場，將觸角(jiao)伸(shen)入(ru)到高(gao)效能(neng)運算、儲存、汽(qi)車、工(gong)業控制等更廣泛的(de)應用(yong)領域(yu)。
28納米讓FPGA如虎添翼
依(yi)據市調公司的研(yan)究數據來看，ASIC的確(que)受到(dao)FPGA的沈(shen)重壓力。Gartner分析，受全球金融風暴影響(xiang)，2009年(nian)起FPGA取代ASIC的趨(qu)勢更為明(ming)顯，兩者(zhe)采用比重已經達到(dao)30：1。由于成本因素，許多公司紛紛延后甚至取消(xiao)ASIC的設計案(an)。
由于FPGA提(ti)供(gong)了成(cheng)本優勢(shi)，加(jia)上不斷在制程(cheng)與(yu)功能上精進(jin)，讓開發(fa)者更樂于采用FPGA。傳統的(de)FPGA優勢(shi)不外乎可編(bian)程(cheng)、快速上市與(yu)低開發(fa)成(cheng)本，這對于沒有(you)高量產(chan)需求(qiu)且產(chan)品規格(ge)特(te)殊的(de)應用市場相當受歡迎，讓業者免去開發(fa)ASIC的(de)高成(cheng)本，同時(shi)提(ti)供(gong)ASSP所缺少的(de)差異化。這讓包(bao)括(kuo)軍事、工業和網通(tong)等產(chan)業，成(cheng)為FPGA的(de)主力市場。
但過去(qu)FPGA因耗電與成本過高(gao)，難以打入(ru)功(gong)耗敏感與成本敏感兩大(da)敏感市場，無法大(da)量(liang)生產。但隨(sui)著制程不斷升級(ji)，加(jia)上業者推出低價(jia)化和超(chao)低功(gong)耗產品(pin)后，讓FPGA擺(bai)脫瓶頸，直闖高(gao)量(liang)產市場。
只(zhi)不過(guo)，這(zhe)意(yi)味著(zhu)ASIC被宣判(pan)死刑，而(er)FPGA從此(ci)可(ke)以躺著(zhu)賺嗎(ma)?倒(dao)也未必。盡管(guan)FPGA在功耗(hao)方(fang)面有(you)所進步，但比(bi)起ASIC仍(reng)嫌(xian)不足，特(te)別是(shi)在動態與靜態電(dian)(dian)源(yuan)管(guan)理、及漏(lou)電(dian)(dian)等問題(ti)。此(ci)外，在高量產市(shi)場(chang)，短期內FPGA仍(reng)難(nan)敵ASIC既有(you)的成本優勢(shi)。
專家就曾表示，ASIC的(de)開發(fa)成本(ben)并(bing)不如外界所想的(de)高，加上晶圓(yuan)技術不斷進步，目前芯片設計成本(ben)已越(yue)來越(yue)低。且系(xi)統的(de)開發(fa)，也(ye)不單只(zhi)是成本(ben)考量(liang)，性能優化(hua)、使(shi)用體(ti)驗(yan)與商業(ye)模式等，也(ye)都是關(guan)鍵。ASIC雖后有(you)FPGA追趕，但成長動能并(bing)沒有(you)消失。
因(yin)此(ci)，從(cong)28納(na)米(mi)開始的(de)FPGA趨勢，應該說，28納(na)米(mi)FPGA把晶(jing)體管密度增(zeng)加，更提升了(le)電(dian)耗控(kong)制與設(she)計彈(dan)性，此(ci)對(dui)ASIC和ASSP的(de)威(wei)脅(xie)將更大，然而(er)說會從(cong)此(ci)取代ASIC仍(reng)言之(zhi)過(guo)早(zao)，畢竟28納(na)米(mi)FPGA是否真能對(dui)市場(chang)產生決定性影響(xiang)，還(huan)有(you)待(dai)時間(jian)觀察(cha)。而(er)這(zhe)段時間(jian)，ASIC也(ye)將持續(xu)精進。因(yin)此(ci)這(zhe)場(chang)戰爭并非(fei)結束，其(qi)實反倒可(ke)以期(qi)待(dai)一場(chang)新(xin)局面的(de)開始。
3D堆疊打造異質系統
3D IC技(ji)術在市場上醞釀(niang)已久，卻遲(chi)遲(chi)停(ting)留在只聞樓梯(ti)響，不見(jian)人下來的(de)階段。然而(er)，3D堆疊架構對(dui)于芯片間的(de)異質性整(zheng)(zheng)合，其(qi)實(shi)扮演著十(shi)分重要的(de)角(jiao)色，特別(bie)是極力打造SoC芯片的(de)半導體設計商們(men)。而(er)3D堆疊的(de)芯片整(zheng)(zheng)合方式，將(jiang)在FPGA上率(lv)先實(shi)現。
目前FPGA大(da)廠Xilinx在其(qi)高階元件(jian)上，已(yi)經(jing)開始采用3D堆疊(die)架構，這(zhe)也(ye)是全球(qiu)首款(kuan)異質的(de)3D FPGA芯(xin)片，主(zhu)要技術基(ji)礎是透過(guo)SSI(堆疊(die)芯(xin)片互聯)，將 FPGA與收發器進(jin)行整合，這(zhe)同時也(ye)是一種創新(xin)。Xilinx未來(lai)更多的(de)FPGA產品，包括新(xin)的(de)ZYNQ平臺(tai)，都會采用3D堆疊(die)的(de)方式來(lai)設(she)計。
Xilinx指出，盡管(guan)一般(ban)人認為3D堆(dui)疊的(de)方(fang)(fang)式會增加(jia)封裝(zhuang)方(fang)(fang)面的(de)成本，然而就(jiu)良(liang)率的(de)角度來看，同樣(yang)面積的(de)芯(xin)片(pian)上，有(you)相同數量的(de)邏輯閘，若采(cai)用單一塊芯(xin)片(pian)，對比切割成更(geng)小的(de)區塊，透過立體堆(dui)疊方(fang)(fang)式制作的(de)3D芯(xin)片(pian)，則(ze)采(cai)用3D堆(dui)疊的(de)方(fang)(fang)式，將會有(you)更(geng)高的(de)良(liang)率。
主要(yao)的(de)(de)(de)(de)(de)(de)原因在(zai)于，芯片上邏(luo)輯(ji)閘(zha)的(de)(de)(de)(de)(de)(de)數(shu)量越(yue)多，芯片的(de)(de)(de)(de)(de)(de)良(liang)率(lv)相對(dui)將(jiang)會較(jiao)難提高。以(yi)同(tong)樣面積的(de)(de)(de)(de)(de)(de)芯片來看，若將(jiang)芯片切割成(cheng)更小單(dan)位芯片，每(mei)單(dan)位的(de)(de)(de)(de)(de)(de)邏(luo)輯(ji)閘(zha)數(shu)目相對(dui)減(jian)少，更可以(yi)提高每(mei)個單(dan)位芯片的(de)(de)(de)(de)(de)(de)良(liang)率(lv)。將(jiang)這些良(liang)率(lv)更高的(de)(de)(de)(de)(de)(de)芯片，透過(guo)3D堆疊(die)的(de)(de)(de)(de)(de)(de)方式整合在(zai)一起(qi)，堆疊(die)后邏(luo)輯(ji)閘(zha)的(de)(de)(de)(de)(de)(de)數(shu)量是一樣的(de)(de)(de)(de)(de)(de)，也(ye)就是運算效(xiao)能相同(tong)。而由于每(mei)單(dan)位芯片邏(luo)輯(ji)閘(zha)數(shu)目更少，生產過(guo)程(cheng)良(liang)率(lv)高，無形中(zhong)成(cheng)本(ben)將(jiang)會更為降(jiang)低。
此(ci)外，Altera亞(ya)太區工(gong)業市場(chang)開發經理(li)江允貴也(ye)認為，采用(yong)3D堆疊(die)(die)，還有更多好處。透過平面的(de)(de)線路傳輸訊號，會花費更久的(de)(de)時(shi)間(jian)。如果采用(yong)垂直(zhi)(zhi)方式(shi)來傳遞(di)訊號，速度(du)將會更快。3D堆疊(die)(die)主要(yao)是(shi)讓單(dan)位芯片(pian)面積(ji)更小(xiao)(xiao)化，再采用(yong)堆疊(die)(die)方式(shi)來提(ti)高邏輯閘密(mi)度(du)。透過垂直(zhi)(zhi)的(de)(de)金屬互聯(lian)層(ceng)傳遞(di)訊號，等于面對面這(zhe)樣的(de)(de)迅速，這(zhe)對于FPGA的(de)(de)處理(li)效能將會大大的(de)(de)提(ti)升。3D堆疊(die)(die)將非(fei)常(chang)適合低密(mi)度(du)、多IO、小(xiao)(xiao)包裝的(de)(de)FPGA系統設計。
3D堆疊，無(wu)疑(yi)將成為(wei)FPGA未來(lai)征(zheng)服(fu)市(shi)場的一(yi)大利器。特別是未來(lai)FPGA將朝向(xiang)SoC方向(xiang)發展，透過3D立體堆疊，讓FPGA的整合之(zhi)路(lu)將更為(wei)順遂。
熱點鏈接：
1、智慧型嵌入式系統市場前景不容小覷
2、ARM第三季度營收和稅前利潤均超市場預期
3、嵌入式CPU橋片“星光青橋一號”締造“芯”
4、祝易傳媒：Android系統廣告超ios20%
5、NVIDIA擬推出ARM架構高性能CPU