Xilinx在IDF上展示行業首個FPGA QPI接口
來源：電子發燒友
All Programmable技術和器(qi)件企(qi)業賽靈(ling)思公司(Xilinx, Inc. (NASDAQ:XLNX) )在Intel開發者論(lun)壇(IDF)上首次(ci)展示(shi)如何(he)通過(guo)QuickPath Interconnect(QPI)協(xie)議將現(xian)場可編程門陣列(FPGA)與Intel Sandy Bridge Xeon處理(li)器(qi)相連。賽靈(ling)思的(de)(de)QPI解決方(fang)案使開發人員(yuan)能(neng)夠在賽靈(ling)思All Programmable FPGA與Intel Xeon處理(li)器(qi)之間(jian)建立一個低時(shi)延、高性能(neng)的(de)(de)鏈路。該解決方(fang)案充分(fen)利用賽靈(ling)思FPGA的(de)(de)高性能(neng)處理(li)能(neng)力和靈(ling)活的(de)(de)I/O功能(neng)，實(shi)現(xian)了佳(jia)的(de)(de)整體系(xi)統性能(neng)和功耗(hao)。
賽靈(ling)思(si)公(gong)司有(you)線通(tong)信高級總監Nick Possley指出：“今天(tian)的(de)(de)演示，表(biao)明針對基(ji)(ji)于Intel Xeon處理(li)器(qi)的(de)(de)系統，賽靈(ling)思(si)現在(zai)擁有(you)了(le)第一個基(ji)(ji)于FPGA的(de)(de)低(di)時延、高帶寬互聯IP核。這(zhe)意味著(zhu)(zhu)賽靈(ling)思(si)解決方(fang)案可以通(tong)過直(zhi)接(jie)加速應用程(cheng)序或者卸載I/O密(mi)集型操作，支持(chi)給(gei)定服務器(qi)實現更高的(de)(de)計算(suan)性能(neng)，意味著(zhu)(zhu)該(gai)解決方(fang)案將在(zai)降低(di)數據中心資本支出和運營支出方(fang)面發揮重(zhong)要的(de)(de)作用。”
賽靈思(si)QPI開(kai)發(fa)平臺(tai)包(bao)括(kuo)IP核(he)以及(ji)能直接插入現有Intel Sandy Bridge CPU插槽的開(kai)發(fa)模塊，硬(ying)件設計(ji)人員可利(li)用該(gai)平臺(tai)立即啟(qi)動QPI解(jie)決方(fang)案的開(kai)發(fa)工作。
賽(sai)靈(ling)思Virtex-7 FPGA和Intel Sandy Bridge CPU之間的(de)(de)QPI 1.1全寬鏈路包含(han)20條通道(dao)，每通道(dao)速度高達每秒6.4Gb/s。賽(sai)靈(ling)思提(ti)供的(de)(de)定制開發(fa)板能(neng)(neng)(neng)將Virtex-7 FPGA直(zhi)接(jie)安裝在Intel Sandy Bridge Xeon CPU插槽(cao)上。在演示中，我們(men)采用(yong)(yong)(yong)Native Loopback(NLB)示例軟硬(ying)件來確(que)認(ren)FPGA和CPU之間的(de)(de)數據(ju)交換。QPI接(jie)口(kou)使(shi)Intel Xeon CPU能(neng)(neng)(neng)夠充分利(li)用(yong)(yong)(yong)賽(sai)靈(ling)思FPGA的(de)(de)并(bing)行處(chu)理(li)(li)功(gong)能(neng)(neng)(neng)并(bing)加速高計算強度的(de)(de)應(ying)用(yong)(yong)(yong)，實現(xian)協(xie)同處(chu)理(li)(li)和/或應(ying)用(yong)(yong)(yong)加速功(gong)能(neng)(neng)(neng)。開發(fa)人(ren)員還能(neng)(neng)(neng)利(li)用(yong)(yong)(yong)賽(sai)靈(ling)思解(jie)決方案(an)實現(xian)高性能(neng)(neng)(neng)、低時遲的(de)(de)網絡接(jie)口(kou)控制器和I/O連(lian)接(jie)擴展，充分發(fa)揮QPI協(xie)議的(de)(de)緩存一(yi)致(zhi)性優勢，更高效地完成數據(ju)包處(chu)理(li)(li)任(ren)務。