認識(shi)FPGA中的(de)testbench
時間：2018-10-10 來源(yuan)：未(wei)知
testbench就是對寫的(de)(de)(de)FPGA文(wen)件(jian)進行測試(shi)的(de)(de)(de)文(wen)件(jian)，可以是verilog也可以是VHDL。verilog和VHDL的(de)(de)(de)國(guo)際(ji)標準(zhun)里面(mian)有(you)很多不(bu)能被(bei)綜(zong)合(he)實現的(de)(de)(de)語句，比如initial，forever，repeat，延時語句#1等(deng)等(deng)，這(zhe)些(xie)語句就是用(yong)來測試(shi)的(de)(de)(de)時候(hou)使用(yong)的(de)(de)(de)。運行環境一般是ise或者vivado或者quartus自帶的(de)(de)(de)仿真(zhen)工具，或者如modelsim一樣(yang)的(de)(de)(de)第三(san)方仿真(zhen)工具。
測試機制
任何(he)一(yi)個設計好(hao)(hao)的(de)(de)(de)模(mo)塊(kuai)(kuai)，都(dou)有輸(shu)入(ru)和輸(shu)出，此模(mo)塊(kuai)(kuai)是(shi)否滿(man)(man)足(zu)要(yao)求就是(shi)看給定滿(man)(man)足(zu)要(yao)求的(de)(de)(de)輸(shu)入(ru)，是(shi)否能夠得(de)到(dao)滿(man)(man)足(zu)要(yao)求的(de)(de)(de)輸(shu)出。所以(yi)testbench的(de)(de)(de)測試機制就是(shi)：用各(ge)種(zhong)verilog或者VHDL語法，產生滿(man)(man)足(zu)條(tiao)件(jian)的(de)(de)(de)激勵信(xin)號(也(ye)就是(shi)對被模(mo)塊(kuai)(kuai)的(de)(de)(de)輸(shu)入(ru))，同時對模(mo)塊(kuai)(kuai)的(de)(de)(de)輸(shu)出進行捕(bu)捉，測試輸(shu)出是(shi)否滿(man)(man)足(zu)要(yao)求。如(ru)下圖，產生激勵輸(shu)出驗證模(mo)塊(kuai)(kuai)兩個模(mo)塊(kuai)(kuai)都(dou)屬(shu)于testbench，最(zui)好(hao)(hao)的(de)(de)(de)輸(shu)出驗證模(mo)塊(kuai)(kuai)最(zui)終只(zhi)需要(yao)給一(yi)個pass和fail的(de)(de)(de)答案出來就可以(yi)了(le)。不管是(shi)用一(yi)個信(xin)號表示(shi)pass和fail還(huan)是(shi)用$display()函數打印，最(zui)終簡單明(ming)了(le)的(de)(de)(de)給出過或者不過的(de)(de)(de)信(xin)息就好(hao)(hao)了(le)。請(qing)大家寫仿真(zhen)文件(jian)的(de)(de)(de)時候盡量做到(dao)這點。
運行順序
跟大(da)家解釋一點(dian)，所有testbench本(ben)質上都(dou)是(shi)串行(xing)(xing)(xing)執(zhi)(zhi)行(xing)(xing)(xing)，因為在CPU環境下(xia)，沒有可靠(kao)并(bing)行(xing)(xing)(xing)執(zhi)(zhi)行(xing)(xing)(xing)的(de)(de)能力。所有并(bing)行(xing)(xing)(xing)的(de)(de)語(yu)句(ju)(ju)，比如兩個always模塊，fork join語(yu)句(ju)(ju)塊，都(dou)是(shi)軟件(jian)模擬并(bing)行(xing)(xing)(xing)執(zhi)(zhi)行(xing)(xing)(xing)的(de)(de)。所以老一點(dian)的(de)(de)編譯器，信(xin)(xin)號(hao)定義要(yao)在initial語(yu)句(ju)(ju)前面(mian)(mian)，initial的(de)(de)信(xin)(xin)號(hao)要(yao)先有初始值后面(mian)(mian)的(de)(de)語(yu)句(ju)(ju)才能從給(gei)定初值開始執(zhi)(zhi)行(xing)(xing)(xing)。所以大(da)家寫testbench的(de)(de)時候，要(yao)注(zhu)意，最(zui)好先定義信(xin)(xin)號(hao)，再寫initial語(yu)句(ju)(ju)，后面(mian)(mian)的(de)(de)語(yu)句(ju)(ju)交(jiao)換順(shun)序(xu)不(bu)影響，軟件(jian)可以識別(bie)并(bing)按照IEEE標準的(de)(de)順(shun)序(xu)去執(zhi)(zhi)行(xing)(xing)(xing)。
如果一個模塊里面想(xiang)用(yong)并(bing)行(xing)(xing)(xing)(xing)執(zhi)(zhi)行(xing)(xing)(xing)(xing)語(yu)句用(yong)fork join語(yu)句，順(shun)序執(zhi)(zhi)行(xing)(xing)(xing)(xing)用(yong)begin end語(yu)句。initial語(yu)句可(ke)以寫多個，都(dou)是并(bing)行(xing)(xing)(xing)(xing)執(zhi)(zhi)行(xing)(xing)(xing)(xing)的(de)，當兩個信號在initial沖突的(de)時候，會先執(zhi)(zhi)行(xing)(xing)(xing)(xing)前面的(de)initial的(de)值。
